Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2005/023699

International filing date: 19 December 2005 (19.12.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2005-097472

Filing date: 30 March 2005 (30.03.2005)

Date of receipt at the International Bureau: 30 January 2006 (30.01.2006)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2005年 3月30日

出 願 番 号

Application Number:

特願2005-097472

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

JP2005-097472


出 願 人

株式会社リコー

Applicant(s):

2006年 1月11日

特許庁長官 Commissioner, Japan Patent Office





 【書類名】
 特許願

 【整理番号】
 200502431

【提出日】 平成17年 3月30日

【あて先】特許庁長官殿【国際特許分類】H01L 21/8247H01L 29/788

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 吉田 雅昭

【特許出願人】

【識別番号】 000006747 【氏名又は名称】 株式会社リコー

【代理人】

【識別番号】 100085464

【弁理士】

【氏名又は名称】 野口 繁雄

【手数料の表示】

【予納台帳番号】 037017 【納付金額】 16,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 9808801

【書類名】特許請求の範囲

【請求項1】

半導体基板上に形成されたメモリゲート酸化膜と前記メモリゲート酸化膜上に形成された電気的に浮遊状態のポリシリコンからなる浮遊ゲートをもつMOSトランジスタからなるメモリトランジスタと、

前記半導体基板上に形成された選択ゲート酸化膜と前記選択ゲート酸化膜上に形成されたポリシリコンからなる選択ゲートをもち、前記メモリトランジスタに直列に接続されたMOSトランジスタからなる選択トランジスタを備えた不揮発性メモリセルと、

前記半導体基板上に形成された周辺回路ゲート酸化膜と前記周辺回路ゲート酸化膜上に 形成されたポリシリコンからなる周辺回路ゲートをもつMOSトランジスタからなる周辺 回路トランジスタを備え、

前記浮遊ゲートのポリシリコン内の不純物濃度は、前記周辺回路ゲートのポリシリコン内の不純物濃度よりも薄いことを特徴とする半導体装置。

【請求項2】

前記選択ゲートのポリシリコン内の不純物濃度は前記浮遊ゲートのポリシリコン内の不純物濃度と同じである請求項1に記載の半導体装置。

【請求項3】

前記選択ゲートのポリシリコン内の不純物濃度は前記周辺回路ゲートのポリシリコン内の不純物濃度と同じである請求項1に記載の半導体装置。

【請求項4】

前記メモリゲート酸化膜、前記選択ゲート酸化膜及び前記周辺回路ゲート酸化膜の膜厚は同じである請求項1、2又は3に記載の半導体装置。

【請求項5】

前記メモリゲート酸化膜の膜厚は前記周辺回路ゲート酸化膜の膜厚よりも薄く形成されている請求項1、2又は3に記載の半導体装置。

【請求項6】

前記選択ゲート酸化膜の膜厚は前記メモリゲート酸化膜の膜厚と同じである請求項5に 記載の半導体装置。

【請求項7】

前記選択ゲート酸化膜の膜厚は前記周辺回路ゲート酸化膜の膜厚と同じである請求項5 に記載の半導体装置。

【請求項8】

前記メモリトランジスタ及び前記選択トランジスタはPMOSトランジスタである請求項1から7のいずれかに記載の半導体装置。

【請求項9】

2個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電 圧出力を調整できる分割抵抗回路を備えた半導体装置において、

前記分割抵抗回路は、直列に接続された複数の抵抗値調整用抵抗素子と、前記ヒューズ素子として前記抵抗値調整用抵抗素子に対応して並列に接続された複数のヒューズ用MOSトランジスタと、請求項1から8のいずれかに記載の前記不揮発性メモリセル及び前記周辺回路トランジスタと、前記不揮発性メモリセルの記憶状態に応じて前記ヒューズ用MOSトランジスタのオンとオフを切り替えるための読出し回路を備え、

前記ヒューズ用MOSトランジスタもしくは前記読出し回路を構成するMOSトランジスタ又はその両方が前記周辺回路トランジスタにより構成されていることを特徴とする半導体装置。

【請求項10】

入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、

前記分割抵抗回路として請求項9に記載の分割抵抗回路を備えていることを特徴とする

半導体装置。

【請求項11】

入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、

前記分割抵抗回路として請求項9に記載の分割抵抗回路を備えていることを特徴とする 半導体装置。 【書類名】明細書

【発明の名称】半導体装置

【技術分野】

 $[0\ 0\ 0\ 1\]$

本発明は、浮遊ゲートをもつ不揮発性メモリセルと、ロジック回路などの周辺回路を備えた半導体装置に関するものである。このような半導体装置は、例えば分割抵抗回路や電圧検出回路、定電圧発生回路などを備えた半導体装置に適用される。

【背景技術】

[0002]

EEPROM (Electrically Erasable Programmable Read Only Memory) と称される不揮発性メモリの種類としては、使用ゲート数で大きく分けて、1層ゲート型と2層ゲート型の2種類がある。1層ゲート型としては、例えば特許文献1や特許文献2に記載の技術があり、2層ゲート型としては例えば特許文献3に記載の技術がある。

[0003]

図39に従来例として1層ゲート型の不揮発性メモリの平面図を示す。

P型の半導体基板(P基板)101に、N型拡散層103,105,107と、N型拡散層からなる制御ゲート109が形成されている。N型拡散層103と105は間隔をもって形成され、N型拡散層105と107は間隔をもって形成されている。

N型拡散層103と105の間の領域を含むP基板101上に、N型拡散層103及び105と一部重複して、ゲート酸化膜(図示は省略)を介して、ポリシリコン膜からなる選択ゲート111が形成されている。

 $[0\ 0\ 0\ 4\]$

N型拡散層105と107の間の領域を含むP基板101上及び制御ゲート109上に連続して、シリコン酸化膜(図示は省略)を介してポリシリコン膜からなる浮遊ゲート113が形成されている。N型拡散層105及び107付近の領域では浮遊ゲート113はメモリゲート酸化膜を介してN型拡散層105及び107と一部重複して配置されている

[0005]

この1層ゲート型の不揮発性メモリの書込み、すなわち浮遊ゲート113への電子の注入を行なう場合、N型拡散層103を0V(ボルト)、N型拡散層107を所定の電位Vppに設定し、制御ゲート109と選択ゲート111に所定の電位Vppを印加することによって行なわれる。これにより、N型拡散層103,105及び選択ゲート111により構成されるトランジスタがオンし、電子がN型拡散層105からメモリゲート酸化膜を介して浮遊ゲート113に注入される。

 $[0\ 0\ 0\ 6]$

この1層ゲート型の不揮発性メモリの消去、すなわち浮遊ゲート113から電子の放出を行なう場合、制御ゲート109を0V、N型拡散層107をオープンに設定し、N型拡散層103と選択ゲート111に所定の電位Vppを印加することによって行なわれる。これにより、N型拡散層103,105及び選択ゲート111により構成されるトランジスタがオンし、トンネル効果によって浮遊ゲート113に注入されている電子がメモリゲート酸化膜を介してN型拡散層105に引き抜かれる。

[0007]

図40に従来例として2層ゲート型の不揮発性メモリの断面図を示す。

P基板101にN型拡散層117と119が間隔をもって形成されている。N型拡散層117と119の間のP基板101上に、N型拡散層117及び119と一部重複して、メモリゲート酸化膜121を介して、ポリシリコン膜からなる浮遊ゲート123が形成されている。浮遊ゲート123上に、シリコン酸化膜125を介して、ポリシリコン膜からなる制御ゲート127が形成されている。

[0008]

この2層ゲート型の不揮発性メモリの書込み、すなわち浮遊ゲート123への電子の注

[0009]

この2層ゲート型の不揮発性メモリの消去、すなわち浮遊ゲート123から電子の放出を行なう場合、制御ゲート127を0V、N型拡散層117をオープンに設定し、N型拡散層119に所定の電位Vppを印加することによって行なわれる。これにより、トンネル効果によって浮遊ゲート123に注入されている電子がメモリゲート酸化膜121を介してN型拡散層119に引き抜かれる。

$[0\ 0\ 1\ 0]$

また、不揮発性メモリセルとして、制御ゲートを備えていないものが知られている(例 えば、特許文献4及び特許文献5を参照。)。

図41に制御ゲートを備えていない不揮発性メモリの(A)平面図及び(B)断面図を示す。図39、図40と同じ機能を果たす部分には同じ符号を付す。

$[0\ 0\ 1\ 1]$

P 基板 1 0 1 に、 N 型拡散層 1 0 3 , 1 0 5 , 1 0 7 が形成されている。 N 型拡散層 1 0 3 と 1 0 5 は間隔をもって形成され、 N 型拡散層 1 0 5 と 1 0 7 は間隔をもって形成されている。

N型拡散層103と105の間の領域を含むP基板101上に、N型拡散層103及び 105と一部重複して、ゲート酸化膜129を介して、ポリシリコン膜からなる選択ゲート111が形成されて、選択トランジスタが形成されている。

N型拡散層105と107の間の領域を含むP基板101上に、メモリゲート酸化膜121を介してポリシリコン膜からなる浮遊ゲート123が形成されて、メモリトランジスタが形成されている。N型拡散層105及び107付近の領域では浮遊ゲート123はメモリゲート酸化膜を介してN型拡散層105及び107と一部重複して配置されている。

$[0\ 0\ 1\ 2]$

この不揮発性メモリの消去、すなわち浮遊ゲート123から電子の放出を行なう場合、例えば浮遊ゲート123に紫外線が照射されることで、メモリトランジスタの浮遊ゲート123が電荷の無い状態に初期化される。

また、N型拡散層 10360 Vに設定し、N型拡散層 107 と選択ゲート 111 を所定の電位 V p p、例之は 7 Vに設定することによって行なわれる。これにより、N型拡散層 103, 105 及び選択ゲート 111 により構成される選択トランジスタがオンし、トンネル効果によって浮遊ゲート 123 に注入されている電子がメモリゲート酸化膜 121 を介して N型拡散層 105 に引き抜かれる。この場合、N型拡散層 103 と浮遊ゲート 123 とは十分に重複して配置されていることが必要とされている。そのために、浮遊ゲート 123 の下方で N型拡散層 105 側には埋込み型の N型拡散層が設定されている(特許文献 4)。

$[0\ 0\ 1\ 3]$

この不揮発性メモリの書込み、すなわち浮遊ゲート 123への電子の注入を行なう場合、N型拡散層 107 を0 V、N型拡散層 103 に V p p、例えば 4.5 V を与え、選択ゲート 111 を所定の電位 V o n、例えば 2 V に設定することによって行なわれる。これにより、N型拡散層 103, 105 及び選択ゲート 111 により構成される選択トランジスタがオンし、電子がN型拡散層 105 からメモリゲート酸化膜 121 を介して浮遊ゲート 123 に注入される。この場合も、消去時と同様に埋込み型のN型拡散層が必要である。

$[0\ 0\ 1\ 4]$

また、特許文献5には、ロジック回路などの周辺回路を構成するMOS(Metal Oxide of Silicon)トランジスタのゲート酸化膜を、選択トランジスタのゲート酸化膜及びメモリトランジスタのゲート酸化膜と同じ膜厚にすることが開示されている。

[0015]

【特許文献1】特開平6-85275号公報

【特許文献2】特表平8-506693号公報

【特許文献3】特公平4-80544号公報

【特許文献4】特開2003-168747号公報

【特許文献5】特開2004-31920号公報

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 1\ 6]$

特許文献5に開示されているように、制御ゲートを備えていないメモリトランジスタ、選択トランジスタ及び周辺回路トランジスタを本願発明者が試作して評価したところ、電荷保持特性が悪いことが分かった。その原因は主に浮遊ゲートのポリシリコン内の不純物濃度が濃いためであることがわかった。

[0017]

そこで本発明は、浮遊ゲートをもち制御ゲートを備えていないメモリトランジスタ及び選択トランジスタからなる不揮発性メモリセルと、周辺回路トランジスタを備えた半導体装置において、メモリトランジスタの電荷保持特性を向上させることを目的とするものである。

【課題を解決するための手段】

[0018]

本発明にかかる半導体装置は、半導体基板上に形成されたメモリゲート酸化膜と上記メモリゲート酸化膜上に形成された電気的に浮遊状態のポリシリコンからなる浮遊ゲートをもつMOSトランジスタからなるメモリトランジスタと、上記半導体基板上に形成された選択ゲート酸化膜と上記選択ゲート酸化膜上に形成されたポリシリコンからなる選択ゲートをもち、上記メモリトランジスタに直列に接続されたMOSトランジスタからなる選択トランジスタを備えた不揮発性メモリセルと、上記半導体基板上に形成された周辺回路ゲート酸化膜と上記周辺回路ゲート酸化膜上に形成されたポリシリコンからなる周辺回路ゲートをもつMOSトランジスタからなる周辺回路トランジスタを備え、上記浮遊ゲートのポリシリコン内の不純物濃度よりも薄いものである。

$[0 \ 0 \ 1 \ 9]$

本発明の半導体装置において、上記選択ゲートのポリシリコン内の不純物濃度は上記浮遊ゲートのポリシリコン内の不純物濃度と同じである例を挙げることができる。

[0020]

また、上記選択ゲートのポリシリコン内の不純物濃度は上記周辺回路ゲートのポリシリコン内の不純物濃度と同じである例を挙げることができる。

$[0\ 0\ 2\ 1]$

また、上記メモリゲート酸化膜、上記選択ゲート酸化膜及び上記周辺回路ゲート酸化膜の膜厚は同じである例を挙げることができる。

[0022]

また、上記メモリゲート酸化膜の膜厚は上記周辺回路ゲート酸化膜の膜厚よりも薄く形成されているようにしてもよい。

その態様において、上記選択ゲート酸化膜の膜厚は上記メモリゲート酸化膜の膜厚と同じであるようにしてもよい。

又は、上記選択ゲート酸化膜の膜厚は上記周辺回路ゲート酸化膜の膜厚と同じであるようにしてもよい。

[0023]

本発明の半導体装置において、上記メモリトランジスタ及び上記選択トランジスタはPMOSトランジスタ(PチャネルMOSトランジスタ)である例を挙げることができる。

$[0\ 0\ 2\ 4]$

本発明の半導体装置が適用される例として、2個以上の抵抗素子による分割によって電

圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その半導体装置を構成する分割抵抗回路は、直列に接続された複数の抵抗値調整用抵抗素子と、上記ヒューズ素子として上記抵抗値調整用抵抗素子に対応して並列に接続された複数のヒューズ用MOSトランジスタと、本発明を構成する上記不揮発性メモリセル及び上記周辺回路トランジスタと、上記不揮発性メモリセルの記憶状態に応じて上記ヒューズ用MOSトランジスタのオンとオフを切り替えるための読出し回路を備え、上記ヒューズ用MOSトランジスタもしくは上記読出し回路を構成するMOSトランジスタ又はその両方が上記周辺回路トランジスタにより構成されている。

[0025]

本発明の半導体装置が適用される他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。その分割抵抗回路として、本発明が適用された上記分割抵抗回路を備えている。

[0026]

本発明の半導体装置が適用されるさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。その分割抵抗回路として、本発明が適用された上記分割抵抗回路を備えている。

【発明の効果】

[0027]

本発明の半導体装置では、浮遊ゲートをもち制御ゲートを備えていないメモリトランジスタ及び選択トランジスタからなる不揮発性メモリセルと、周辺回路トランジスタを備えた半導体装置において、浮遊ゲートのポリシリコン内の不純物濃度は、周辺回路ゲートのポリシリコン内の不純物濃度を薄く、例えば実質的な不純物濃度が 1.0×10^{20} atoms/cm³よりも薄くしてメモリトランジスタの電荷保持特性を向上させることができる。さらに、周辺回路ゲートに関してポリシリコン内の不純物濃度を浮遊ゲートよりも濃くすることができるので、周辺回路ゲートの抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。

[0028]

本発明の半導体装置において、選択ゲートのポリシリコン内の不純物濃度は浮遊ゲートのポリシリコン内の不純物濃度と同じであるようにすれば、両ゲートを同時に形成することができ、選択ゲート、浮遊ゲート及び周辺回路ゲートをそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0029]

また、選択ゲートのポリシリコン内の不純物濃度は周辺回路ゲートのポリシリコン内の不純物濃度と同じであるようにすれば、両ゲートを同時に形成することができ、選択ゲート、浮遊ゲート及び周辺回路ゲートをそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0030]

また、メモリゲート酸化膜、選択ゲート酸化膜及び周辺回路ゲート酸化膜の膜厚は同じであるようにすれば、これらのゲート酸化膜を同時に形成することができ、それぞれのゲート酸化膜を別々の工程で形成する場合に比べて製造工程を少なくすることができる。

$[0\ 0\ 3\ 1]$

ところで、特許文献5に開示されているように、制御ゲートを備えていないメモリトランジスタ、選択トランジスタ及び周辺回路トランジスタにおいて、ゲート酸化膜厚を同じにした場合、ゲート酸化膜をサブハーフレベル、例えば7.5 nm(ナノメートル)程度

の膜厚で形成したとき、メモリトランジスタのメモリゲート酸化膜は同様に $7.5\,\mathrm{n\,m}$ となる。この場合、本願発明者の検証によると良好な書込み特性を得るためには、 $V\,\mathrm{p\,p}$ として $6\sim7\,\mathrm{V}$ 以上必要であることがわかった。

[0032]

しかし、メモリトランジスタの書き込み時に、メモリへVppを印加するための周辺回路トランジスタにも例えば6~7V以上の電圧が印加されることが必要である。その場合、膜厚が7.5mmと薄い周辺回路トランジスタのゲート酸化膜に10MV/cm(メガボルト/センチメートル)に達する電界をかけることになり、周辺回路ゲート酸化膜の損傷のおそれがあり、半導体装置の歩留まりや信頼性の低下を招く虞れがあった。

また、本願発明者の検証では、ゲート酸化膜厚が7.5nmであるNMOSトランジスタ (N チャネルMOSトランジスタ)のスナップバック電圧はちょうど上記Vppと同程度の $6\sim7V$ 程度であるため、書込みのために周辺回路を損傷してしまう可能性が高い。この面からも半導体装置の歩留まりや信頼性の低下を招く虞れがあった。

[0033]

このような不具合を防止するために、メモリトランジスタ、選択トランジスタ及び周辺回路トランジスタのゲート酸化膜をハーフレベル、例えば $13.5\,n\,m$ 程度の膜厚で形成したとしても、ゲート酸化膜厚が厚くなった分、書込み電圧 $V\,p\,p$ が上昇してしまうため、サブハーフレベルでの上記問題が解決されるわけではない。つまり、ゲート酸化膜厚を $13.5\,n\,m$ 程度の膜厚で形成し、 $V\,p\,p\,e\,6\sim7\,V$ とした場合、周辺回路ゲート酸化膜の損傷は防止できるが、メモリトランジスタのメモリゲート酸化膜は $13.5\,n\,m$ と膜厚が厚いので良好な書込み特性を得られない虞れがあった。

[0034]

そこで、本発明の半導体装置においてメモリゲート酸化膜の膜厚は周辺回路ゲート酸化膜の膜厚よりも薄く形成されているようにすれば、メモリトランジスタの書込み時に周辺回路ゲート酸化膜が損傷しない程度に周辺回路ゲート酸化膜厚を厚くし、メモリトランジスタの良好な書込み特性が得られる程度にメモリゲート酸化膜厚を薄くすることができ、周辺回路ゲート酸化膜の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0035]

メモリトランジスタ及び選択トランジスタはPMOSトランジスタ(書込み電圧 $6\sim7$ V)であるようにすれば、NMOSトランジスタからなるメモリトランジスタ(書込み電圧 10 V程度)を用いる場合に比べて、書込みのためにいわゆる制御ゲートを用いる必要がなく、書込み電圧を低くすることができる。ただし、メモリトランジスタ及び選択トランジスタはPMOSトランジスタに限定されるものではなく、両トランジスタとしてNMOSトランジスタを用いてもよい。

[0036]

メモリゲート酸化膜の膜厚が周辺回路ゲート酸化膜の膜厚よりも薄く形成されている態様において、選択ゲート酸化膜の膜厚はメモリゲート酸化膜の膜厚と同じであるようにすれば、両ゲート酸化膜を同時に形成することができ、選択ゲート酸化膜、メモリゲート酸化膜及び周辺回路ゲート酸化膜をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0037]

また、選択ゲート酸化膜の膜厚は周辺回路ゲート酸化膜の膜厚と同じであるようにすれば、両ゲート酸化膜を同時に形成することができ、選択ゲート酸化膜、メモリゲート酸化膜及び周辺回路ゲート酸化膜をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。さらに、選択ゲート酸化膜厚とメモリゲート酸化膜厚が同じである場合に比べて、選択ゲート酸化膜厚が厚いので選択トランジスタの耐圧を向上させることができる。

[0038]

また、本発明の半導体装置において、メモリトランジスタ及び選択トランジスタはPM

OSトランジスタ(書込み電圧 $6 \sim 7 \text{ V}$)であるようにすれば、NMOSトランジスタからなるメモリトランジスタ(書込み電圧 1 O V 程度)を用いる場合に比べて、書込みのためにいわゆる制御 ゲートを用いる必要がなく、書込み電圧を低くすることができる。ただし、メモリトランジスタ及び選択トランジスタは PMOSトランジスタに限定されるものではなく、両トランジスタとして NMOSトランジスタを用いてもよい。

[0039]

2個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、分割抵抗回路は、直列に接続された複数の抵抗値調整用抵抗素子と、ヒューズ素子として抵抗値調整用抵抗素子に対応して並列に接続された複数のヒューズ用MOSトランジスタと、本発明を構成する不揮発性メモリセル及び周辺回路トランジスタと、不揮発性メモリセルの記憶状態に応じてヒューズ用MOSトランジスタのオンとオフを切り替えるための読出し回路を備え、ヒューズ用MOSトランジスタもしくは読出し回路を構成するMOSトランジスタ又はその両方が周辺回路トランジスタにより構成されているようにすれば、良好な書込み特性をもつ不揮発性メモリセルの記憶状態に応じて分割抵抗回路の出力電圧を調整することができる。さらに、不揮発性メモリセルの記憶状態を変更することにより、分割抵抗回路の出力電圧を再設定することができる。

[0040]

入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、分割抵抗回路からの分割電圧と基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、分割抵抗回路として本発明が適用された分割抵抗回路を備えているようにすれば、不揮発性メモリセルの記憶状態を変更することにより電圧検出回路の出力電圧設定の変更ができる。

$[0\ 0\ 4\ 1]$

入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、分割抵抗回路からの分割電圧と基準電圧発生回路からの基準電圧を比較し、比較結果に応じて出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、分割抵抗回路として本発明が適用された分割抵抗回路を備えているようにすれば、不揮発性メモリセルの記憶状態を変更することにより定電圧発生回路の出力電圧設定の変更ができる。

【発明を実施するための最良の形態】

$[0\ 0\ 4\ 2]$

図1は、第1実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。図1を参照してこの実施例を説明する。

[0043]

P基板1の所定の領域にNウェル2が形成されている。P基板1表面に素子分離のためのフィールド酸化膜3が例えば450~700nm、ここでは500nmの膜厚で形成されている。フィールド酸化膜3に囲まれた領域のNウェル2内にP型拡散層5,7,9が形成されている。P型拡散層5と7は間隔をもって形成され、P型拡散層7と9は間隔をもって形成されている。

$[0\ 0\ 4\ 4\]$

[0045]

P型拡散層 7 と 9 の間の領域を含む P 基板 1 表面に、膜厚が例えば $10.0 \sim 15.0$ nm、ここでは 13.5 nmのメモリゲート酸化膜 15 が形成されている。メモリゲート酸化膜 15 上に、P型拡散層 7 及び 9 と一部重複して、膜厚が例えば $250 \sim 450$ nm、ここでは 350 nmのポリシリコン膜からなる浮遊ゲート 17 が形成されている。浮遊ゲート 17 には例えば N型不純物としてリンが導入されており、実質的なリン濃度は $7.0 \times 10^{18} \sim 5.0 \times 10^{19}$ at oms 15 cm 15 である。 P型拡散層 15 及び浮遊ゲート 17 はメモリトランジスタを構成する。

選択トランジスタ及びメモリトランジスタはメモリセルを構成する。

[0046]

メモリセルとは異なる領域の、フィールド酸化膜3に囲まれた領域のNウェル2内にP型拡散層19,21が形成されている。P型拡散層19と21は間隔をもって形成されている。

P型拡散層 19 と 21 の間の領域を含む P 基板 1 上に、膜厚が例えば $10.0 \sim 15.0$ n m、ここでは 13.5 n mの周辺回路ゲート酸化膜 23 が形成されている。周辺回路ゲート酸化膜 23 上に、P型拡散層 19 及び 21 と一部重複して、膜厚が例えば $250 \sim 450$ n m、ここでは 350 n mのポリシリコン膜からなる周辺回路ゲート 25 が形成されている。周辺回路ゲート 25 には例えば N型不純物としてリンが選択ゲート 13 及び浮遊ゲート 17 よりも高濃度に導入されており、実質的なリン濃度は 1.0×10^{20} at oms/cm³以上である。P型拡散層 19, 21、周辺回路ゲート酸化膜 23 及び周辺回路ゲート 25 は周辺回路トランジスタを構成する。

[0047]

この実施例では、浮遊ゲート17の不純物濃度は、周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、周辺回路ゲート25の不純物濃度を浮遊ゲート17よりも濃くしているので、 周辺回路ゲート25の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度 が低下するのを防止することができる。

[0048]

図 2 はメモリトランジスタの電荷保持特性を調べた結果を示す図である。縦軸はメモリトランジスタのしきい値電圧(単位はボルト(V))、横軸は経過時間(単位は時間(h))を示す。ここでは、加熱温度を 250度で行なった。サンプルとして浮遊ゲートの実質的なリン濃度が 3.0×10^{19} a toms $/cm^3$ であるもの(本発明)と、比較例として浮遊ゲートの実質的なリン濃度が 1.0×10^{20} a toms $/cm^3$ 以上のもの(従来例)を用いた。従来例の浮遊ゲートにはリン堆積及び熱拡散によってリンを導入した。

[0049]

図2から、浮遊ゲートにリンを高濃度に導入した従来例に比べて、浮遊ゲートのリン濃度を薄くした本発明のメモリトランジスタの電荷保持特性が向上しているのが分かる。

[0050]

図3は、第1実施例のメモリセルをマトリクス配置した場合の一例を示す回路図である。この回路構成は以下に説明する各実施例にも適用できる。

メモリセルがマトリクス配置されている。横方向(ワードラインWL方向)に並ぶセルi 0, i 1, ・の選択ゲート13は共通のワードラインWLiに電気的に接続されている。また、P型拡散層5は共通のソースラインSLiに電気的に接続されている。縦方向(ビットラインBit方向)に並ぶセル0i, 1i, ・のP型拡散層9は共通のビットラインBitiに電気的に接続されている。ここで、iは0又は自然数である。

[0051]

消去時は、紫外線照射により、すべてのセルを一括消去するようにする。

書込み時、例えばセル00のみを書き込む場合、書込みするセル00に接続されたワードラインWL0とビットラインBit0を所定の電位-Vppにバイアスし、他のワード

ラインWLi及び他のビットラインBitiまた、ソースラインSLiはOVにバイアスする。これにより、セルOOの浮遊ゲート17にメモリゲート酸化膜を介して電子が注入されて、書込みされる。

[0052]

図4は、第1実施例を製造するための製造方法の一例を説明するための工程断面図であり、図1のA-A'位置及びB-B'位置に対応している。図1及び図4を参照してこの製造方法例を説明する。

[0053]

(1) P基板1にNウェル2を形成した後、P基板1上に通常のLOCOS(local oxidation of silicon)法によりフィールド酸化膜3(図1を参照。)を形成して素子分離を行なう。フィールド酸化膜3により画定された活性領域表面に例えば13.5 nmの膜厚でゲート酸化膜11,15,23を形成し、チャネルドープ注入を行なう。P基板1上全面にノンドープポリシリコン膜を形成し、イオン注入法により、ノンドープポリシリコン膜に例えばリンを5.0×10 15 atoms/cm 2 の注入量で注入してポリシリコン膜27を形成する(図4(A)参照。)。

 $[0\ 0\ 5\ 4]$

(2)ポリシリコン膜27上に、メモリトランジスタ及び選択トランジスタ領域の形成領域を覆い、周辺回路トランジスタの形成領域に開口部をもつHTO(High Temperature Oxide)膜29を形成する。ポリシリコン膜27上及びHTO膜29上にPSG(phosphosilicate glass、図示は省略)を堆積し、周辺回路トランジスタの形成領域のポリシリコン膜27にリンを熱拡散させてポリシリコン膜31を形成する(図4(B)参照。)。

[0055]

(3) PSG及びHTO膜29を除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜27から、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜11上に選択ゲート13を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜15上に浮遊ゲート17を形成し、ポリシリコン膜31から、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜23上に周辺回路ゲート25を形成する(図4(C)参照。)。

ここで、PSG及びHTO膜29を除去した後、全面にHTO膜を形成し、写真製版技術及びエッチング技術によりHTO膜及びポリシリコン膜27,31をパターニングして、選択ゲート13上、浮遊ゲート17上及び周辺回路ゲート25上にHTO膜パターンを形成しておき、後工程でのBF $_2$ 注入工程において選択ゲート13、浮遊ゲート17及び周辺回路ゲート25にBF $_2$ が注入されないようにしてもよい。後述する各製造方法例においても、パターニング後のポリシリコンゲートに不純物注入を注入したくない場合は、パターニング前のポリシリコン膜上に不純物注入防止膜、例えばHTO膜を形成しておき、不純物注入防止膜及びポリシリコン膜をパターニングして不純物注入防止膜とポリシリコンゲートの積層パターンを形成するようにすれば、パターニング後の工程においてポリシリコンゲートに不純物注入が注入されるのを防止することができる。

[0056]

(4)イオン注入法により、選択ゲート13、浮遊ゲート17及び周辺回路ゲート25をマスクにしてBF2の注入を行なってP型拡散層5,7,9,19,21を形成する(図1参照。)。

[0057]

第1 実施例では、選択ゲート 13の不純物濃度は浮遊ゲート 17 と同じであるので、両ゲート 13, 17 を同時に形成することができ、選択ゲート 13、浮遊ゲート 17 及び周辺回路ゲート 25 をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0058]

図 5 は、第 2 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)の A-A 位置での断面図、(D)は(B)の B-B 位置

での断面図である。図1と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0059]

この実施例が図 1 を参照して説明した第 1 実施例と異なる点は、選択ゲート 3 3 及び浮遊ゲート 3 5 のポリシリコン内に例えば P 型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート 3 3 及び浮遊ゲート 3 5 のボロン 濃度は例えば $7.0 \times 10^{18} \sim 5.0 \times 10^{19}$ atoms 2 c 2

[0060]

この実施例では、浮遊ゲート35の不純物濃度は、周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、周辺回路ゲート25の不純物濃度を浮遊ゲート35よりも濃くしているので、 周辺回路ゲート25の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度 が低下するのを防止することができる。

$[0\ 0\ 6\ 1]$

図6は、第2実施例を製造するための製造方法の一例を説明するための工程断面図であり、図5のA-A'位置及びB-B'位置に対応している。図5及び図6を参照してこの製造方法例を説明する。

[0062]

(1) 図4(A)を参照して説明した上記工程(1)と同様の工程により、P基板1にNウェル2、フィールド酸化膜3(図5を参照。)、ゲート酸化膜11,15,23を形成し、チャネルドープ注入を行なった後、P基板1上全面にノンドープポリシリコン膜37を形成する(図6(A)参照。)。

[0063]

(2) ノンドープポリシリコン膜37上に、メモリトランジスタ及び選択トランジスタ領域の形成領域を覆い、周辺回路トランジスタの形成領域に開口部をもつHTO膜29を形成する。ポリシリコン膜27上及びHTO膜29上にPSG(図示は省略)を堆積し、周辺回路トランジスタの形成領域のノンドープポリシリコン膜37にリンを熱拡散させてポリシリコン膜31を形成する(図6(B)参照。)。

$[0\ 0\ 6\ 4\]$

(3) PSG及びTHO膜29を除去した後、写真製版技術及びエッチング技術により、 ノンドープポリシリコン膜37から、選択トランジスタ領域のフィールド酸化膜3上及び 選択ゲート酸化膜11上に選択ゲート33を形成し、メモリトランジスタ領域のフィール ド酸化膜3上及メモリゲート酸化膜15上に浮遊ゲート35を形成し、ポリシリコン膜3 1から、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜2 3上に周辺回路ゲート25を形成する(図6(C)参照。)。

[0065]

(4)イオン注入法により、選択ゲート33、浮遊ゲート35及び周辺回路ゲート25をマスクにして例えば3.0~5.0×10¹⁵atoms/cm³の注入量でBF₂の注入を行なってP型拡散層5,7,9,19,21を形成するとともに、選択ゲート33及び浮遊ゲート35にボロンの注入を行なう(図5参照。)。

[0066]

第2実施例では、選択ゲート33の不純物濃度は浮遊ゲート35と同じであるので、両ゲート33、35を同時に形成することができ、選択ゲート33、浮遊ゲート35及び周辺回路ゲート25をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

$[0\ 0\ 6\ 7]$

図7は、第3実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。図1と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省

略する。

[0068]

この実施例が図1を参照して説明した第1実施例と異なる点は、選択ゲート39は周辺回路ゲート25と同時に形成されたものであり、選択ゲート39に例えばN型不純物としてリンが浮遊ゲート17よりも高濃度に導入されており、実質的なリン濃度は 1.0×10^{20} atoms/cm 3 以上である点である。

[0069]

この実施例では、図1を参照して説明した上記第1実施例と同様に、浮遊ゲート17の不純物濃度は、周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、周辺回路ゲート25及び選択ゲート39の不純物濃度を浮遊ゲート17よりも 濃くしているので、周辺回路ゲート25及び選択ゲート39の抵抗を十分低くすることが でき、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止するこ とができる。

[0070]

図8は、第3実施例を製造するための製造方法の一例を説明するための工程断面図であり、図7のA-A'位置及びB-B'位置に対応している。図7及び図8を参照してこの製造方法例を説明する。

$[0\ 0\ 7\ 1]$

(1) 図4 (A) を参照して説明した上記工程(1) と同じ工程により、P 基板1にNウェル2、フィールド酸化膜3(図7を参照。)、ゲート酸化膜11,15,23及びポリシリコン膜27を形成する(図8(A)参照。)。

[0072]

(2)ポリシリコン膜27上に、メモリトランジスタの形成領域を覆い、周辺回路トランジスタ及び選択トランジスタ領域の形成領域に開口部をもつHTO膜39を形成する。ポリシリコン膜27上及びHTO膜39上にPSG(図示は省略)を堆積し、周辺回路トランジスタ及び選択トランジスタ領域の形成領域のポリシリコン膜27にリンを熱拡散させてポリシリコン膜31を形成する(図8(B)参照。)。

[0073]

(3) PSG及びTHO膜39を除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜27から、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜15上に浮遊ゲート17を形成し、ポリシリコン膜31から、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜11上に選択ゲート39を形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜23上に周辺回路ゲート25を形成する(図8(C)参照。)。

ここで、PSG及びHTO膜29を除去した後、全面にHTO膜を形成し、写真製版技術及びエッチング技術によりHTO膜及びポリシリコン膜27,31をバターニングして、選択ゲート39上、浮遊ゲート17上及び周辺回路ゲート25上にHTO膜バターンを形成しておき、後工程でのBF2注入工程において選択ゲート39、浮遊ゲート17及び周辺回路ゲート25にBF2が注入されないようにしてもよい。

[0074]

(4)イオン注入法により、選択ゲート13、浮遊ゲート17及び周辺回路ゲート25をマスクにしてBF2の注入を行なってP型拡散層5, 7, 9, 19, 21を形成する(図7参照。)。

[0075]

第3 実施例では、選択ゲート3 9 の不純物濃度は周辺回路ゲート2 5 と同じであるので、両ゲート2 5 , 3 7 を同時に形成することができ、選択ゲート3 9 、浮遊ゲート1 7 及び周辺回路ゲート2 5 をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0076]

図9は、第4実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1、図5及び図7と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0077]

この実施例が図 5 を参照して説明した第 2 実施例と異なる点は、選択ゲート 3 9 は周辺回路ゲート 2 5 と同時に形成されたものであり、選択ゲート 3 9 に例えば N 型不純物としてリンが浮遊ゲート 3 5 よりも高濃度に導入されており、実質的なリン濃度は 1.0×10^{20} at oms 100×10^{20} c m 100×10^{20} 以上である点である。

[0078]

この実施例では、図5を参照して説明した上記第2実施例と同様に、浮遊ゲート35の不純物濃度は、周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、周辺回路ゲート25及び選択ゲート39の不純物濃度を浮遊ゲート35よりも 濃くしているので、周辺回路ゲート25及び選択ゲート39の抵抗を十分低くすることが でき、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止するこ とができる。

[0079]

図10は、第4実施例を製造するための製造方法の一例を説明するための工程断面図であり、図9のA-A'位置及びB-B'位置に対応している。図9及び図10を参照してこの製造方法例を説明する。

[080]

(1) 図8(A) を参照して説明した上記工程(1) と同じ工程により、P 基板1にNウェル2、フィールド酸化膜3(図9を参照。)、ゲート酸化膜11,15,23及びノンドープポリシリコン膜37を形成する(図10(A)参照。)。

[0081]

(2) ノンドープポリシリコン膜37上に、メモリトランジスタの形成領域を覆い、周辺回路トランジスタ及び選択トランジスタ領域の形成領域に開口部をもつHTO膜41を形成する。ノンドープポリシリコン膜37上及びHTO膜41上にPSG(図示は省略)を堆積し、周辺回路トランジスタ及び選択トランジスタ領域の形成領域のノンドープポリシリコン膜37にリンを熱拡散させてポリシリコン膜31を形成する(図10(B)参照。)。

[0082]

(3) PSG及びTHO膜41を除去した後、写真製版技術及びエッチング技術により、 ノンドープポリシリコン膜37から、メモリトランジスタ領域のフィールド酸化膜3上及 メモリゲート酸化膜15上に浮遊ゲート35を形成し、ポリシリコン膜31から、選択ト ランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜11上に選択ゲート39を 形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜2 3上に周辺回路ゲート25を形成する(図6(C)参照。)。

[0083]

(4)イオン注入法により、選択ゲート39、浮遊ゲート35及び周辺回路ゲート25をマスクにして例えば3.0~5.0×10¹⁵atoms/cm³の注入量でBF₂の注入を行なってP型拡散層5,7,9,19,21を形成するとともに、浮遊ゲート35にボロンの注入を行なう(図9参照。)。

[0084]

第4 実施例では、選択ゲート3 9 の不純物濃度は周辺回路ゲート2 5 と同じであるので、両ゲート2 5 , 3 7 を同時に形成することができ、選択ゲート3 9 、浮遊ゲート3 5 及び周辺回路ゲート2 5 をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0085]

図11は、第5実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0086]

P基板1の所定の領域にNウェル2が形成され、P基板1表面にフィールド酸化膜3が形成されている。

選択トランジスタ領域にP型拡散層5,7、選択ゲート酸化膜43及び選択ゲート13からなる選択トランジスタが形成されている。

メモリトランジスタ領域にP型拡散層7,9、メモリゲート酸化膜45及び浮遊ゲート17からなるメモリトランジスタが形成されている。

周辺回路トランジスタ領域にP型拡散層19,21、周辺回路ゲート酸化膜47及び周辺回路ゲート25からなる周辺回路トランジスタが形成されている。

[0087]

選択ゲート13の表面及び浮遊ゲート17の表面にシリコン酸化膜49が形成されている。

[0088]

この実施例では、図1を参照して説明した上記第1実施例と同様に、浮遊ゲート17の 不純物濃度は周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリト ランジスタの電荷保持特性を向上させることができる。

さらに、周辺回路ゲート25の不純物濃度を浮遊ゲート17よりも濃くしているので、 周辺回路ゲート25の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択ト ランジスタの処理速度が低下するのを防止することができる。

[0089]

さらに、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く 形成されているので、メモリトランジスタの書込み時に周辺回路ゲート酸化膜47が損傷 しない程度に周辺回路ゲート酸化膜厚を厚くし、メモリトランジスタの良好な書込み特性 が得られる程度にメモリゲート酸化膜厚を薄くすることができる。これにより、周辺回路 ゲート酸化膜47の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリト ランジスタの良好な書込みを行なうことができる。

[0090]

図12は、第5実施例を製造するための製造方法の一例を説明するための工程断面図であり、図11のA-A'位置及びB-B'位置に対応している。図11及び図12を参照してこの製造方法例を説明する。

$[0\ 0\ 9\ 1]$

(1) P基板1にNウェル2を形成した後、P基板1上に通常のLOCOS法によりフィールド酸化膜3(図11を参照。)を形成して素子分離を行なう。フィールド酸化膜3により画定された活性領域表面に例えば7.5 n m の膜厚でゲート酸化膜43,45を形成し、チャネルドープ注入を行なう。P基板1上全面にノンドープポリシリコン膜を形成し、イオン注入法により、ノンドープポリシリコン膜に例えばリンを5.0×10 15 atoms/cm 2 の注入量で注入してポリシリコン膜を形成する。写真製版技術及びエッチング技術により、そのポリシリコン膜をバターニングして、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜43上に選択ゲート13を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜45上に浮遊ゲート17を形成する。フィールド酸化膜3、選択ゲート13及び浮遊ゲート17をマスクにしてP基板1表面の酸

化膜を除去する。酸化膜を除去するとき、写真製版技術を用いて、選択トランジスタ領域 及びメモリトランジスタ領域を覆っておいてもよい(図12(A)参照。)。

[0092]

(2) 熱酸化処理を施して例えば13.5 nmの膜厚でゲート酸化膜47を形成する。このとき、選択ゲート13の表面及び浮遊ゲート17の表面にシリコン酸化膜49が形成される。P基板1上全面にノンドープポリシリコン膜を形成し、さらにその上にPSG(図示は省略)を堆積し、ノンドープポリシリコン膜にリンを熱拡散させてポリシリコン膜31を形成する(図12(B)参照。)。

[0093]

(3) PSGを除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜31から、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜47上に周辺回路ゲート25を形成する(図12(C)参照。)。

[0094]

(4)イオン注入法により、選択ゲート13、浮遊ゲート17及び周辺回路ゲート25をマスクにしてBF2の注入を行なってP型拡散層5,7,9,19,21を形成する(図11参照。)。

[0095]

第5 実施例では、選択ゲート 13 の不純物濃度は浮遊ゲート 17 と同じであるので、両ゲート 13, 17 を同時に形成することができ、選択ゲート 13、浮遊ゲート 17 及び周辺回路ゲート 25 をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0096]

さらに、選択ゲート酸化膜43の膜厚はメモリゲート酸化膜45の膜厚と同じであるので、両ゲート酸化膜43,45を同時に形成することができ、選択ゲート酸化膜43、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0097]

図13は、第6実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1、図5及び図11と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0098]

この実施例が図11を参照して説明した第5実施例と異なる点は、選択ゲート33及び浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート33及び浮遊ゲート35のボロン濃度は例えは $7.0 \times 10^{18} \sim 5.0 \times 10^{19}$ atoms/c m 3 である。

選択ゲート33の表面及び浮遊ゲート35の表面にシリコン酸化膜49が形成されている。

(0099)

この実施例では、図5を参照して説明した上記第2実施例と同様に、浮遊ゲート35の不純物濃度は周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。さらに、周辺回路ゲート25の不純物濃度を浮遊ゲート35よりも濃くしているので、周辺回路ゲート25の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。

$[0\ 1\ 0\ 0]$

さらに、図11を参照して説明した上記第5実施例と同様に、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜47の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

$[0\ 1\ 0\ 1]$

図14は、第6実施例を製造するための製造方法の一例を説明するための工程断面図であり、図13のA-A'位置及びB-B'位置に対応している。図13及び図14を参照してこの製造方法例を説明する。

[0102]

(1) P基板1にNウェル2を形成した後、P基板1上に通常のLOCOS法によりフィールド酸化膜3(図13を参照。)を形成して素子分離を行なう。フィールド酸化膜3により画定された活性領域表面に例えば7.5 n m の膜厚でゲート酸化膜43,45を形成し、チャネルドープ注入を行なう。P基板1上全面にノンドープボリシリコン膜を形成する。写真製版技術及びエッチング技術により、ノンドープポリシリコン膜をバターニングして、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜43上に選択ゲート33を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜45上に浮遊ゲート35を形成する。フィールド酸化膜3、選択ゲート33及び浮遊ゲート35をマスクにしてP基板1表面の酸化膜を除去する。酸化膜を除去するとき、写真製版技術を用いて、選択トランジスタ領域及びメモリトランジスタ領域を覆っておいてもよい(図14(A)参照。)。

[0103]

(2)図12(B)を参照して説明した上記工程(2)と同じ工程により、ゲート酸化膜47及びシリコン酸化膜49を形成し、さらにポリシリコン膜31を形成する(図14(B)参照。)。

[0104]

(3)図12(C)を参照して説明した上記工程(3)と同じ工程により、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜47上に周辺回路ゲート25を形成する(図14(C)参照。)。

[0105]

(4)イオン注入法により、選択ゲート33、浮遊ゲート35及び周辺回路ゲート25をマスクにして例えば3.0~5.0×10¹⁵atoms/cm³の注入量でBF₂の注入を行なってP型拡散層5,7,9,19,21を形成するとともに、選択ゲート33及び浮遊ゲート35にボロンの注入を行なう(図13参照。)。

[0106]

第6 実施例では、選択ゲート33の不純物濃度は浮遊ゲート35と同じであるので、両ゲート33,35を同時に形成することができ、選択ゲート33、浮遊ゲート35及び周辺回路ゲート25をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

$[0\ 1\ 0\ 7\]$

さらに、選択ゲート酸化膜43の膜厚はメモリゲート酸化膜45の膜厚と同じであるので、両ゲート酸化膜43,45を同時に形成することができ、選択ゲート酸化膜43、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0108]

図15は、第7実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1及び図11と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0109]

この実施例が図11を参照して説明した第5実施例と異なる点は、選択ゲート13の表面及び浮遊ゲート17の表面にシリコン酸化膜49(図11を参照。)が形成されておらず、周辺回路ゲート25の表面にシリコン酸化膜51が形成されている点である。

$[0\ 1\ 1\ 0\]$

この実施例では、図1を参照して説明した上記第1実施例と同様に、浮遊ゲート17の

不純物濃度は周辺回路ゲート 2 5 の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、周辺回路ゲート25の不純物濃度を浮遊ゲート17よりも濃くしているので、 周辺回路ゲート25の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択ト ランジスタの処理速度が低下するのを防止することができる。

さらに、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜47の損傷を防止しつつ、またスナップバッ ク破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

図16は、第7実施例を製造するための製造方法の一例を説明するための工程断面図であり、図15のA-A'位置及びB-B'位置に対応している。図15及び図16を参照してこの製造方法例を説明する。

$[0\ 1\ 1\ 2\]$

(1) P基板1にNウェル2を形成した後、P基板1上に通常のLOCOS法によりフィールド酸化膜3(図15を参照。)を形成して素子分離を行なう。フィールド酸化膜15により画定された活性領域表面に例えば13.5 n m の膜厚で周辺回路ゲート酸化膜47を形成し、チャネルドープ注入を行なう。P基板1上全面にノンドープポリシリコン膜を形成し、さらにその上にPSGを堆積し、熱拡散処理によってノンドープポリシリコン膜にリンを拡散させる。PSGを除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜をパターニングして、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲートを化膜47上に周辺回路ゲート25を形成する。フィールド酸化膜3及び周辺回路ゲート25をマスクにしてP基板1表面の酸化膜を除去する。酸化膜を除去するとき、写真製版技術を用いて、周辺回路トランジスタ領域を覆っておいてもよい(図16(A)参照。)。

[0113]

$[0\ 1\ 1\ 4\]$

(3)写真製版技術及びエッチング技術により、ポリシリコン膜27から、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜43上に選択ゲート13を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜45上に浮遊ゲート17を形成する(図16(C)参照。)。

ここで、ポリシリコン膜 27をパターニングする前に全面にHTO膜を形成し、写真製版技術及びエッチング技術によりHTO膜及びポリシリコン膜 27をパターニングして、選択ゲート 13 上及び浮遊ゲート 17 上にHTO膜パターンを形成しておき、後工程でのBF 2注入工程において選択ゲート 13 及び浮遊ゲート 17 にBF 2が注入されないようにしてもよい。

[0115]

(4)イオン注入法により、選択ゲート13、浮遊ゲート17及び周辺回路ゲート25をマスクにしてBF2の注入を行なってP型拡散層5, 7, 9, 19, 21を形成する(図15参照。)。

$[0\ 1\ 1\ 6]$

第7 実施例では、選択ゲート 13の不純物濃度は浮遊ゲート 17 と同じであるので、両ゲート 13, 17 を同時に形成することができ、選択ゲート 13、浮遊ゲート 17 及び周辺回路ゲート 25 をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

$[0\ 1\ 1\ 7]$

さらに、選択ゲート酸化膜43の膜厚はメモリゲート酸化膜45の膜厚と同じであるので、両ゲート酸化膜43,45を同時に形成することができ、選択ゲート酸化膜43、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0118]

図17は、第8実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。図1、図5、図11及び図15と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0119]

この実施例が図15を参照して説明した第7実施例と異なる点は、選択ゲート33及び浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート33及び浮遊ゲート35のボロン濃度は例えば $7.0 \times 10^{18} \sim 5.0 \times 10^{19}$ at oms/c m 3 である。

[0120]

この実施例では、図5を参照して説明した上記第2実施例と同様に、浮遊ゲート35の不純物濃度は周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。さらに、周辺回路ゲート25の不純物濃度を浮遊ゲート35よりも濃くしているので、周辺回路ゲート25の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。

[0121]

さらに、図11を参照して説明した上記第5実施例と同様に、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜47の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0122]

図18は、第8実施例を製造するための製造方法の一例を説明するための工程断面図であり、図17のA-A'位置及びB-B'位置に対応している。図17及び図18を参照してこの製造方法例を説明する。

[0123]

(1) 図16(A)を参照して説明した上記工程(1)と同じ工程により、P基板1にNウェル2、フィールド酸化膜3(図17を参照。)、周辺回路ゲート酸化膜47及び周辺回路ゲート25を形成する(図18(A)参照。)。

[0124]

(2) 熱酸化処理を施して例えは7.5 n m の膜厚でゲート酸化膜43,45を形成する。このとき、周辺回路ゲート25の表面にシリコン酸化膜51が形成される。P 基板1上全面にノンドープポリシリコン膜37を形成する(図18(B)参照。)。

[0125]

(3)写真製版技術及びエッチング技術により、ノンドープポリシリコン膜37から、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜43上に選択ゲート33を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜45上に浮遊ゲート35を形成する(図16(C)参照。)。

[0126]

(4)イオン注入法により、選択ゲート33、浮遊ゲート35及び周辺回路ゲート25をマスクにして例えば3.0~5.0×10¹⁵ a toms/cm³の注入量でBF₂の注入を行なってP型拡散層5,7,9,19,21を形成するとともに、選択ゲート33及び浮遊ゲート35にボロンの注入を行なう(図17参照。)。

[0127]

第8実施例では、選択ゲート33の不純物濃度は浮遊ゲート35と同じであるので、両

ゲート33,35を同時に形成することができ、選択ゲート33、浮遊ゲート35及び周辺回路ゲート25をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0128]

さらに、選択ゲート酸化膜43の膜厚はメモリゲート酸化膜45の膜厚と同じであるので、両ゲート酸化膜43,45を同時に形成することができ、選択ゲート酸化膜43、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0129]

図11、図13、図15及び図17を参照して説明した実施例では、選択ゲート酸化膜43及びメモリゲート酸化膜45の膜厚と、周辺回路ゲート酸化膜47の膜厚を異ならせているが、本発明はこれに限定されるものではなく、これらのゲート酸化膜43,45,47を同じ膜厚に設定してもよい。

[0130]

図19は、第9実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1、図7及び図11と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0131]

この実施例が図11を参照して説明した第5実施例と異なる点は、選択ゲート酸化膜53は周辺回路ゲート酸化膜47と同時に形成されたものであり、選択ゲート酸化膜53の膜厚は例えば $10.0\sim15.0$ nm、ここでは13.5nmである点である。

さらに、選択ゲート39は周辺回路ゲート25と同時に形成されたものであり、選択ゲート39に例えばN型不純物としてリンが浮遊ゲート17よりも高濃度に導入されており、実質的なリン濃度は 1.0×10^{20} atoms/cm 3 以上である点も上記第5実施例とは異なっている。

[0132]

この実施例では、図1を参照して説明した上記第1実施例と同様に、浮遊ゲート17の 不純物濃度は周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリト ランジスタの電荷保持特性を向上させることができる。

さらに、図7を参照して説明した上記第3実施例と同様に、周辺回路ゲート25及び選択ゲート39の不純物濃度を浮遊ゲート17よりも濃くしているので、周辺回路ゲート25及び選択ゲート39の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。

さらに、図11を参照して説明した上記第5実施例と同様に、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜47の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0133]

図20は、第9実施例を製造するための製造方法の一例を説明するための工程断面図であり、図19のA-A'位置及びB-B'位置に対応している。図19及び図20を参照してこの製造方法例を説明する。

$[0\ 1\ 3\ 4\]$

(1) 図 1 2 (A) を参照して説明した上記工程(1) と同様の工程により、P 基板 1 に N ウェル 2、フィールド酸化膜 3 (図 2 0 を参照。)、メモリゲート酸化膜 4 5 及び浮遊ゲート 1 7 を形成する(図 2 0 (A) 参照。)。

[0135]

(2)熱酸化処理を施して例えば13.5 nmの膜厚でゲート酸化膜47,53を形成する。このとき、浮遊ゲート17の表面にシリコン酸化膜49が形成される。P基板1上全面にノンドープポリシリコン膜を形成し、さらにその上にPSG(図示は省略)を堆積し

、ノンドープポリシリコン膜にリンを熱拡散させてポリシリコン膜31を形成する(図20(B)参照。)。

[0136]

(3) PSGを除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜31から、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜53上に選択ゲート39を形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜47上に周辺回路ゲート25を形成する(図20(C)参照。)。

 $[0\ 1\ 3\ 7\]$

(4) イオン注入法により、選択ゲート39、浮遊ゲート17及び周辺回路ゲート25をマスクにしてBF2の注入を行なってP型拡散層5,7,9,19,21を形成する(図 19参照。)。

[0138]

第9 実施例では、選択ゲート3 9 の不純物濃度は周辺回路ゲート2 5 と同じであるので、両ゲート2 5 , 3 9 を同時に形成することができ、選択ゲート3 9 、浮遊ゲート1 7 及び周辺回路ゲート2 5 をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0139]

さらに、選択ゲート酸化膜53の膜厚は周辺回路ゲート酸化膜47の膜厚と同じであるので、両ゲート酸化膜47,53を同時に形成することができ、選択ゲート酸化膜53、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0140]

図21は、第10実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1、図5、図7、図11及び図19と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0141]

この実施例が図19を参照して説明した第9実施例と異なる点は、浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート35のボロン濃度は例えば $7.0 \times 10^{18} \sim 5.0 \times 10^{19}$ atoms $/ cm^3$ である。

浮遊ゲート35の表面にシリコン酸化膜49が形成されている。

[0142]

この実施例では、図5を参照して説明した上記第2実施例と同様に、浮遊ゲート35の不純物濃度は周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、図7を参照して説明した上記第3実施例と同様に、周辺回路ゲート25及び選択ゲート39の不純物濃度を浮遊ゲート17よりも濃くしているので、周辺回路ゲート25及び選択ゲート39の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。

さらに、図11を参照して説明した上記第5実施例と同様に、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜47の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0143]

図22は、第10実施例を製造するための製造方法の一例を説明するための工程断面図であり、図21のA-A'位置及びB-B'位置に対応している。図21及び図22を参照してこの製造方法例を説明する。

[0144]

(1) 図14(A)を参照して説明した上記工程(1)と同様の工程により、P基板1に

[0145]

(2) 図20(B) を参照して説明した上記工程(2) と同様の工程により、ゲート酸化膜47,53及びシリコン酸化膜49を形成し、さらにポリシリコン膜31を形成する(図22(B) 参照。)。

[0146]

(3) 図20(C) を参照して説明した上記工程(3) と同じ工程により、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜53上に選択ゲート39を形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜47上に周辺回路ゲート25を形成する(図22(C)参照。)。

$[0\ 1\ 4\ 7\]$

(4)イオン注入法により、選択ゲート39、浮遊ゲート35及び周辺回路ゲート25をマスクにして例えば3.0~5.0× 10^{15} atoms/cm³の注入量でBF2の注入を行なってP型拡散層5,7,9,19,21を形成するとともに、浮遊ゲート35にボロンの注入を行なう(図21参照。)。

[0148]

第10実施例では、選択ゲート39の不純物濃度は周辺回路ゲート25と同じであるので、両ゲート25,39を同時に形成することができ、選択ゲート39、浮遊ゲート17及び周辺回路ゲート25をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0149]

さらに、選択ゲート酸化膜53の膜厚は周辺回路ゲート酸化膜47の膜厚と同じであるので、両ゲート酸化膜47,53を同時に形成することができ、選択ゲート酸化膜53、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0150]

図23は、第11実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。図1、図7、図11、図15及び図19と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0151]

この実施例が図19を参照して説明した第5実施例と異なる点は、浮遊ゲート17の表面にシリコン酸化膜49(図19を参照。)が形成されておらず、周辺回路ゲート25及び選択ゲート39の表面にシリコン酸化膜51が形成されている点である。

[0152]

この実施例では、図1を参照して説明した上記第1実施例と同様に、浮遊ゲート17の不純物濃度は周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、図7を参照して説明した上記第3実施例と同様に、周辺回路ゲート25及び選択ゲート39の不純物濃度を浮遊ゲート17よりも濃くしているので、周辺回路ゲート25及び選択ゲート39の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。

さらに、図11を参照して説明した上記第5実施例と同様に、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜47の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

$[0\ 1\ 5\ 3\]$

図24は、第11実施例を製造するための製造方法の一例を説明するための工程断面図であり、図23のA-A'位置及びB-B'位置に対応している。図23及び図24を参照

してこの製造方法例を説明する。

[0154]

(1)図16(A)を参照して説明した上記工程(1)と同様の工程により、P 基板1に N ウェル2、フィールド酸化膜3(図23を参照。)、周辺回路ゲート酸化膜47、選択ゲート酸化膜53、周辺回路ゲート25及び選択ゲート39を形成する(図24(A)参照。)。

[0155]

(2) 図16(B)を参照して説明した上記工程(2)と同様の工程により、メモリゲート酸化膜45及びシリコン酸化膜51を形成し、さらにポリシリコン膜27を形成する(図24(B)参照。)。

[0156]

(3) 図16(C)を参照して説明した上記工程(3)と同様の工程により、メモリトランジスタ領域のフィールド酸化膜3上及びメモリゲート酸化膜45上に浮遊ゲート17を形成する(図24(C)参照。)。

[0157]

(4)イオン注入法により、選択ゲート39、浮遊ゲート17及び周辺回路ゲート25をマスクにしてBF2の注入を行なってP型拡散層5,7,9,19,21を形成する(図23参照。)。

[0158]

第11実施例では、選択ゲート39の不純物濃度は周辺回路ゲート25と同じであるので、両ゲート25,39を同時に形成することができ、選択ゲート39、浮遊ゲート17及び周辺回路ゲート25をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0159]

さらに、選択ゲート酸化膜53の膜厚は周辺回路ゲート酸化膜47の膜厚と同じであるので、両ゲート酸化膜47,53を同時に形成することができ、選択ゲート酸化膜53、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

$[0\ 1\ 6\ 0\]$

図 25 は、第 12 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA - A'位置での断面図、(D)は(B)のB - B'位置での断面図である。図 1、図 5、図 7、図 1 1、図 1 5 及び図 1 9 と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

$[0\ 1\ 6\ 1]$

この実施例が図23を参照して説明した第11実施例と異なる点は、浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート35のボロン濃度は例えば $7.0\times10^{18}\sim5.0\times10^{19}$ atom s/c m 3 である。

[0162]

この実施例では、図5を参照して説明した上記第2実施例と同様に、浮遊ゲート35の不純物濃度は周辺回路ゲート25の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。

さらに、図7を参照して説明した上記第3実施例と同様に、周辺回路ゲート25及び選択ゲート39の不純物濃度を浮遊ゲート17よりも濃くしているので、周辺回路ゲート25及び選択ゲート39の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。

さらに、図11を参照して説明した上記第5実施例と同様に、メモリゲート酸化膜45の膜厚は周辺回路ゲート酸化膜47の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜47の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0163]

図26は、第12実施例を製造するための製造方法の一例を説明するための工程断面図であり、図25のA-A'位置及びB-B'位置に対応している。図25及び図26を参照してこの製造方法例を説明する。

$[0\ 1\ 6\ 4]$

(1)図16(A)を参照して説明した上記工程(1)と同様の工程により、P 基板1に N ウェル 2 、フィールド酸化膜 3 (図 2 5 を参照。)、周辺回路ゲート酸化膜 4 7 、選択ゲート酸化膜 5 3 、周辺回路ゲート 2 5 及び選択ゲート 3 9 を形成する(図 2 6 (A)参照。)。

[0165]

(2) 熱酸化処理を施して例えば 7.5 nm の 膜厚で メモリゲート酸化膜 4.5 を形成する 。このとき、周辺回路ゲート 2.5 の表面及び選択ゲート 3.9 の表面にシリコン酸化膜 5.1 が形成される。 P 基板 <math>1 上全面に 1 ンドープポリシリコン膜 3.7 を形成する(図 2.6 (B) 参照。)。

[0166]

(3) 写真製版技術及びエッチング技術により、ノンドープポリシリコン膜37から、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜45上に浮遊ゲート35を形成する(図26(C)参照。)。

[0167]

(4)イオン注入法により、選択ゲート39、浮遊ゲート35及び周辺回路ゲート25をマスクにして例えば3.0~5.0×10¹⁵atoms/cm³の注入量でBF₂の注入を行なってP型拡散層5,7,9,19,21を形成するとともに、浮遊ゲート35にボロンの注入を行なう(図25参照。)。

[0168]

第12実施例では、選択ゲート39の不純物濃度は周辺回路ゲート25と同じであるので、両ゲート25,39を同時に形成することができ、選択ゲート39、浮遊ゲート35及び周辺回路ゲート25をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0169]

さらに、選択ゲート酸化膜53の膜厚は周辺回路ゲート酸化膜47の膜厚と同じであるので、両ゲート酸化膜47,53を同時に形成することができ、選択ゲート酸化膜53、メモリゲート酸化膜45及び周辺回路ゲート酸化膜47をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

$[0\ 1\ 7\ 0\]$

図27は、第13実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

$[0\ 1\ 7\ 1]$

P基板1の所定の領域にNウェル2が形成され、P基板1表面にフィールド酸化膜3が形成されている。

選択トランジスタ領域にP型拡散層5,7、選択ゲート酸化膜55及び選択ゲート13からなる選択トランジスタが形成されている。

メモリトランジスタ領域にP型拡散層7,9、メモリゲート酸化膜57及び浮遊ゲート17からなるメモリトランジスタが形成されている。

周辺回路トランジスタ領域にP型拡散層19,21、周辺回路ゲート酸化膜59及び周辺回路ゲート25からなる周辺回路トランジスタが形成されている。

$[0\ 1\ 7\ 2]$

選択ゲート酸化膜55及びメモリゲート酸化膜57は同じ工程で1回の酸化処理で形成されたものである。周辺回路ゲート酸化膜59は2回の酸化処理で形成されたものである

。選択ゲート酸化膜 55 及びメモリゲート酸化膜 57 の膜厚は例えば $6.0 \sim 10.0$ nm、ここでは 7.5 nmである。周辺回路ゲート酸化膜 59 の膜厚は例えば $10.0 \sim 15.0$ nm、ここでは 13.5 nmである。

[0173]

この実施例では、図1を参照して説明した上記第1実施例と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、メモリトランジスタの書込み時に周辺回路ゲート酸化膜59が損傷 しない程度に周辺回路ゲート酸化膜厚を厚くし、メモリトランジスタの良好な書込み特性 が得られる程度にメモリゲート酸化膜厚を薄くすることができる。これにより、周辺回路 ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリト ランジスタの良好な書込みを行なうことができる。

[0174]

図28は、第13実施例を製造するための製造方法の一例を説明するための工程断面図であり、図27のA-A'位置及びB-B'位置に対応している。図27及び図28を参照してこの製造方法例を説明する。

[0175]

(1) P基板1にNウェル2を形成した後、P基板1上に通常のLOCOS法によりフィールド酸化膜3(図27を参照。)形成して素子分離を行なう。フィールド酸化膜3により画定された活性領域表面に例えば6~16 nmの膜厚で犠牲酸化膜61を形成し、チャネルドープ注入を行なう(図28(A)参照。)。

[0176]

(2)周辺回路トランジスタの形成領域を覆い、選択トランジスタ領域及びメモリトランジスタの形成領域に開口部をもつレジストバターン63を形成する。レジストバターン63をマスクにして選択トランジスタ領域及びメモリトランジスタ領域の犠牲酸化膜61を選択的に除去する(図28(B)参照。)。

[0177]

(3)レジストパターン63を除去した後、熱酸化処理を施して選択トランジスタ領域及びメモリトランジスタ領域のNウェル2表面に膜厚が例えば7.5nmの選択ゲート酸化膜55及びメモリゲート酸化膜57を形成する。このとき、周辺回路トランジスタ領域の犠牲酸化膜61の膜厚が成長して周辺回路ゲート酸化膜59となる(図28(C)参照。)。

[0178]

(4) 図4(A) から(C) を参照して説明した上記工程(1) から(3) と同様の工程により、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜55上に選択ゲート13を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜57上に浮遊ゲート17を形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜59上に周辺回路ゲート25を形成する。図1を参照して説明した上記工程(4)と同じ工程により、P型拡散層5,7,9,19,21を形成する(図27参照。)。

[0179]

図29は、第14実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1、図5及び図27と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0180]

この実施例が図27を参照して説明した第13実施例と異なる点は、選択ゲート33及び浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート33及び浮遊ゲート35のボロン濃度は例えば $7.0 \times 10^{18} \sim 5.0 \times 10^{19}$ atoms/c m 3 である。

[0181]

[0182]

この実施例では、図5を参照して説明した上記第2実施例と同様と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0183]

図30は、第15実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。図1、図7及び図27と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0184]

この実施例が図27を参照して説明した第13実施例と異なる点は、選択ゲート39は周辺回路ゲート25と同時に形成されたものであり、選択ゲート39に例えばN型不純物としてリンが浮遊ゲート17よりも高濃度に導入されており、実質的なリン濃度は1.0× 10^{20} atoms/cm 3 以上である点である。

[0185]

この実施例は、図28を参照して説明した上記工程(1)から(3)の後に、図7及び図8を参照して説明した上記工程(1)から(4)と同様の工程を行なうことにより形成することができる。

[0186]

この実施例では、図7を参照して説明した上記第3実施例と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0187]

図31は、第16実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1、図5、図7、図9及び図27と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0188]

この実施例が図30を参照して説明した第15実施例と異なる点は、浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート35のボロン濃度は例えば $7.0\times10^{18}\sim5.0\times10^{19}$ atom s/c m 3 である。

[0189]

この実施例は、図28を参照して説明した上記工程(1)から(3)の後に、図9及び図10を参照して説明した上記工程(1)から(4)と同様の工程を行なうことにより形成することができる。

[0190]

この実施例では、図9を参照して説明した上記第4実施例と同様と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0191]

また、図27を参照して説明した上記第13実施例、図29を参照して説明した上記第14実施例、図30を参照して説明した上記第15実施例、図31を参照して説明した上記第16実施例において、選択ゲート酸化膜55の膜厚はメモリゲート酸化膜57の膜厚と同じであるので、両ゲート酸化膜55,57を同時に形成することができ、選択ゲート酸化膜55、メモリゲート酸化膜57及び周辺回路ゲート酸化膜59をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0192]

図32は、第17実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。図1及び図27と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0193]

この実施例が図 2 7 を参照して説明した第 1 3 実施例と異なる点は、選択ゲート酸化膜 6 5 は 2 回の酸化処理によって周辺回路ゲート酸化膜 5 9 と同時に形成されたものであり、選択ゲート酸化膜 6 5 の膜厚は例えば 1 0 . 0 \sim 1 5 . 0 n m、ここでは 1 3 . 5 n m である点である。

[0194]

この実施例では、図1を参照して説明した上記第1実施例と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0195]

図33は、第17実施例を製造するための製造方法の一例を説明するための工程断面図であり、図32のA-A'位置及びB-B'位置に対応している。図32及び図33を参照してこの製造方法例を説明する。

[0196]

(1) 図28(A)を参照して説明した上記工程(1)と同じ工程により、P基板1にNウェル2、フィールド酸化膜3(図32を参照。)、犠牲酸化膜61を形成し、チャネルドープ注入を行なう(図33(A)参照。)。

[0197]

(2)選択トランジスタ領域及び周辺回路トランジスタの形成領域を覆い、メモリトランジスタの形成領域に開口部をもつレジストバターン67を形成する。レジストバターン67をマスクにしてメモリトランジスタ領域の犠牲酸化膜61を選択的に除去する(図33(B)参照。)。

[0198]

(3) レジストバターン67を除去した後、熱酸化処理を施してメモリトランジスタ領域のNウェル2表面に膜厚が例えば7.5 n mのメモリゲート酸化膜57を形成する。このとき、選択トランジスタ領域と周辺回路トランジスタ領域の犠牲酸化膜61が例えば12~20 n m の膜厚に成長して選択ゲート酸化膜65と周辺回路ゲート酸化膜59となる。((C)参照。)。

[0199]

(4) 図4(A) から(C) を参照して説明した上記工程(1) から(3) と同様の工程により、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜65上に選択ゲート13を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜57上に浮遊ゲート17を形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜59上に周辺回路ゲート25を形成する。図1を参照して説明した上記工程(4)と同じ工程により、P型拡散層5,7,9,19,21を形成する(図27参照。)。

[0200]

図34は、第18実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のAーA'位置での断面図、(D)は(B)のBーB'位置での断面図である。図1、図5、図27及び図32と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0201]

この実施例が図32を参照して説明した第17実施例と異なる点は、選択ゲート33及び浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート33及び浮遊ゲート35のボロン濃度は例えば $7.0 \times 10^{18} \sim 5.0 \times 10^{19}$ atoms/cm³である。

[0202]

この実施例は、図33を参照して説明した上記工程(1)から(3)の後に、図5及び図6を参照して説明した上記工程(1)から(4)と同様の工程を行なうことにより形成することができる。

[0203]

この実施例では、図5を参照して説明した上記第2実施例と同様と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0204]

図35は、第19実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A[']位置での断面図、(D)は(B)のB-B[']位置での断面図である。図1、図7、図27及び図32と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0205]

この実施例が図32を参照して説明した第17実施例と異なる点は、選択ゲート39は周辺回路ゲート25と同時に形成されたものであり、選択ゲート39に例えばN型不純物としてリンが浮遊ゲート17よりも高濃度に導入されており、実質的なリン濃度は1.0× 10^{20} atoms/cm 3 以上である点である。

[0206]

この実施例は、図33を参照して説明した上記工程(1)から(3)の後に、図7及び図8を参照して説明した上記工程(1)から(4)と同様の工程を行なうことにより形成することができる。

[0207]

この実施例では、図7を参照して説明した上記第3実施例と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0208]

図36は、第20実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。図1、図5、図7、図9、図27及び図32と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

[0209]

この実施例が図35を参照して説明した第19実施例と異なる点は、浮遊ゲート35のポリシリコン内に例えばP型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート35のボロン濃度は例えば $7.0\times10^{18}\sim5.0\times10^{19}$ atom s/c m 3 である。

[0210]

この実施例は、図33を参照して説明した上記工程(1)から(3)の後に、図9及び図10を参照して説明した上記工程(1)から(4)と同様の工程を行なうことにより形成することができる。

[0211]

この実施例では、図9を参照して説明した上記第4実施例と同様と同様の効果を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

[0212]

また、図32を参照して説明した上記第17実施例、図34を参照して説明した上記第18実施例、図35を参照して説明した上記第19実施例、図36を参照して説明した上記第20実施例において、選択ゲート酸化膜65の膜厚は周辺回路ゲート酸化膜59の膜厚と同じであるので、両ゲート酸化膜59、65を同時に形成することができ、選択ゲート酸化膜65、メモリゲート酸化膜57及び周辺回路ゲート酸化膜59をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

[0213]

上記の実施例では、メモリトランジスタ及び選択トランジスタはPMOSトランジスタ (書込み電圧6~7V)であるので、NMOSトランジスタからなるメモリトランジスタ (書込み電圧10V程度)を用いる場合に比べて、書込みのためにいわゆる制御ゲートを 用いる必要がなく、書込み電圧を低くすることができる。

ただし、メモリトランジスタ及び選択トランジスタはNMOSトランジスタであっても よい。

[0214]

また、上記の実施例を説明するための図では周辺回路トランジスタとしてPMOSトランジスタのみを図示しているが、図示しない領域に周辺回路トランジスタとしてのNMOSトランジスタが形成されていてもよい。

また、半導体基板はN基板であってもよい。

また、選択ゲート、メモリゲート、周辺回路ゲートのいずれか又は全部にゲート抵抗を 低減するためのシリサイド膜が形成されていてもよい。

[0215]

図37は分割抵抗回路と定電圧発生回路を備えた一実施例を示す回路図である。

直流電源71からの電源を安定して供給すべく、定電圧発生回路90が設けられている。定電圧発生回路90は、直流電源71が接続される入力端子(Vbat)73、基準電圧発生回路(Vref)75、演算増幅器77、出力ドライバを構成するPMOSトランジスタ79、分割抵抗81,83及び出力端子(Vout)85を備えている。

$[0\ 2\ 1\ 6]$

分割抵抗 8 3 は R 0 により構成される。分割抵抗 8 1 は、直列に接続された複数の抵抗 値調整用抵抗素子 R 1 , R 2 , ・ R i -1 , R i を備えている。抵抗値調整用抵抗素子 R 1 , R 2 , ・ R i -1 , R i に対応してヒューズ用 M O S トランジスタ S W 1 , S W 2 , ・ S W i -1 , S W i が並列に接続されている。

$[0\ 2\ 1\ 7]$

ヒューズ用MOSトランジスタSW1, SW2, SWi-1, SWi のオンとオフを切り替えるための読出し回路 8 7 及び不揮発性 メモリセル 8 9 が設けられている。読出し回路 8 7 の出力は対応するヒューズ用MOSトランジスタSW1, SW2, SWi-1, SWi のゲートに接続されている。不揮発性 メモリセル 8 9 には複数のメモリセルが配置されており、ヒューズ用MOSトランジスタSW1, SW2, SWi-1, SWiをオン又はオフする情報が記憶されている。読出し回路 8 7 は不揮発性 メモリセル 8 9 の記憶状態に応じてヒューズ用MOSトランジスタSW1, SW2, SWi-1, SWi

オン又はオフさせる。

[0218]

定電圧発生回路90の演算増幅器77では、出力端子がPMOS79のゲート電極に接続され、反転入力端子に基準電圧発生回路75から基準電圧Vrefが印加され、非反転入力端子に出力電圧Voutを分割抵抗81と83で分割した電圧が印加され、分割抵抗81,83の分割電圧が基準電圧Vrefに等しくなるように制御される。

[0219]

図38は分割抵抗回路と電圧検出回路を備えた一実施例を示す回路図である。図37と同じ部分には同じ符号を付す。

電圧検出回路91において、測定すべき端子の電圧(入力電圧 V sens)が入力される入力端子93と接地電位の間に、分割抵抗81,83及び発振防止用抵抗素子RHが直列に接続されている。分割抵抗81,83の構成は図37と同じである。

[0220]

抵抗値調整用抵抗素子R1,R2,・Ri-1,Riに対応してヒューズ用MOSトランジスタSW1,SW2,・SWi-1,SWiが並列に接続されている。ヒューズ用MOSトランジスタSW1,SW2,・SWi-1,SWiに読出し回路87が接続されている。読出し回路87に不揮発性メモリセル89が接続されている。

[0221]

分割抵抗83と接地の間に発振防止用抵抗素子RHが設けられている。発振防止用抵抗素子RHに並列にNチャンネル型の発振防止用ヒューズ用MOSトランジスタSWHが接続されている。発振防止用ヒューズ用MOSトランジスタSWHのゲートは演算増幅器77の出力に接続されている。

[0222]

演算増幅器 7 7 の反転入力端子は分割抵抗 8 1 と 8 3 の間の接続点に接続されている。演算増幅器 7 7 の非反転入力端子に基準電圧発生回路 7 5 が接続され、基準電圧 V refが印加される。演算増幅器 7 7 の出力はインバータ 9 5 及び出力端子(D T out) 9 7 を介して外部に出力される。

[0223]

電圧検出回路91において、高電圧検出状態では発振防止用抵抗素子RHはオフ状態であり、入力端子93から入力される測定すべき端子の電圧が高く、分割抵抗81と分割抵抗83及び発振防止用抵抗素子RHにより分割された電圧が基準電圧Vrefよりも高いときは演算増幅器77の出力が論理値0を維持し、その出力はインバータ95により反転され論理値1にされて出力端子97から出力される。このとき演算増幅器77の反転入力端子に入力される分割電圧は、

である。

[0224]

測定すべき端子の電圧が降下してきて分割抵抗81と分割抵抗83及び発振防止用抵抗素子RHにより分割された電圧が基準電圧Vref以下になると演算増幅器77の出力が論理値1になり、その出力はインバータ95により反転され論理値0にされて出力端子97から出力される。

[0225]

演算増幅器 7 7 の出力が論理値 1 になると、発振防止用ヒューズ用MOSトランジスタSWHがオン状態になり、分割抵抗 8 3 が発振防止用ヒューズ用MOSトランジスタSWHを介して接地電位に接続され、分割抵抗 8 1 と 8 3 の間の電圧が低下する。これにより、演算増幅器 7 7 の出力は論理値 1 を維持し、電圧検出回路 9 1 は低電圧検出状態になる。このように、発振防止用抵抗素子RH及び発振防止用ヒューズ用MOSトランジスタSWHは入力電圧 V sensが低下してきたときに電圧検出回路 9 1 の出力の発振を防止する。

[0226]

電圧検出回路91の低電圧検出状態における演算増幅器77の反転入力端子に入力される分割電圧は、

[0227]

図37及び図38に示した実施例において、読出し回路87、基準電圧発生回路75及び演算増幅器77を構成するMOSトランジスタ、並びに、ヒューズ用MOSトランジスタSW1,SW2,・SWi-1,SWi及び発振防止用ヒューズ用MOSトランジスタSWHとして、本発明の半導体装置を構成する周辺回路トランジスタが用いられる。ただし、上記のMOSトランジスタの全部に本発明の半導体装置を構成する周辺回路トランジスタが用いられている必要はない。

[0228]

図37及び図38に示した実施例では、読出し回路87及び不揮発性メモリセル89の制御により、ヒューズ用MOSトランジスタSW1,SW2,・SWi-1,SWiのオンとオフを選択して、分割抵抗81の抵抗値を調整することができる。これにより、定電圧発生回路90の出力電圧及び電圧検出回路91の出力電圧について設定電圧を調整することができる。

[0229]

従来の定電圧発生回路及び電圧検出回路では、ヒューズ用MOSトランジスタSW1,SW2,・SWi-1,SWi、読出し回路87及び不揮発性メモリセル89に代えて、抵抗値調整用抵抗素子R1,R2,・Ri-1,Riごとにポリシリコン又は金属材料からなるヒューズが並列に接続され、ヒューズを切断することにより分割抵抗の抵抗値を調整していた。

[0230]

図37及び図38に示した実施例では、読出し回路87及び不揮発性メモリセル89の制御により、ヒューズでは困難であった一度オフ状態にしたスイッチ(ヒューズ用MOSトランジスタSW1,SW2,・SWi-1,SWi)を再度オン状態にすることができるので、定電圧発生回路90の出力電圧及び電圧検出回路91の出力電圧について設定電圧の変更を自由に行なうことができる。

[0231]

さらに、不揮発性メモリセル89への書込みによりヒューズ用MOSトランジスタSW1,SW2,・SWi-1,SWiのオン状態又はオフ状態を切り替えることができるので、半導体装置をパッケージに収容した後でも、定電圧発生回路90の出力電圧及び電圧検出回路91の出力電圧について設定電圧の調整及び変更を行なうことができる。

[0232]

図37及び図38では、本発明の分割抵抗回路を定電圧発生回路及び電圧検出回路に適用しているが、本発明はこれに限定されるものではなく、本発明の分割抵抗回路を他の回路に適用することもできる。

[0233]

以上、本発明の実施例を説明したが、数値、形状、材料、配置などは一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

【図面の簡単な説明】

[0234]

【図1】第1実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。

【図2】メモリトランジスタの電荷保持特性を調べた結果を示す図であり、縦軸はメ

モリトランジスタのしきい値電圧、横軸は経過時間を示す。

- 【図3】第1実施例のメモリセルをマトリクス配置した場合の一例を示す回路図である。
- 【図4】第1実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図 5 】 第 2 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A ' 位置での断面図、(D)は(B)のB B ' 位置での断面図である。
- 【図6】第2実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図7】第3 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。
- 【図8】第3 実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図 9 】 第 4 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A 位置での断面図、(D)は(B)のB-B 位置での断面図である。
- 【図 1 0 】 第 4 実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図11】第5実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A位置での断面図、(D)は(B)のB-B'位置での断面図である。
- 【図 1 2】 第 5 実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図 1 3 】 第 6 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A $^{'}$ 位置での断面図、(D)は(B)のB B $^{'}$ 位置での断面図である。
- 【図 1 4 】第 6 実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図 15 】 第 7 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A $^{\prime}$ 位置での断面図、(D)は(B)のB B $^{\prime}$ 位置での断面図である。
- 【図 1 6 】 第 7 実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図 17】 第 8 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A $^{'}$ 位置での断面図、(D)は(B)のB B $^{'}$ 位置での断面図である。
- 【図18】第8実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図 19】 第 9 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A 位置での断面図、(D)は(B)のB B 位置での断面図である。
- 【図20】第9実施例を製造するための製造方法の一例を説明するための工程断面図である。
- 【図21】第10実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。
- 【図22】第10実施例を製造するための製造方法の一例を説明するための工程断面 図である。

- 【図23】第11実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A位置での断面図、(D)は(B)のB-B位置での断面図である。
- 【図24】第11実施例を製造するための製造方法の一例を説明するための工程断面 図である。
- 【図 25 】 第 12 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A $^{'}$ 位置での断面図、(D)は(B)のB B $^{'}$ 位置での断面図である。
- 【図26】第12実施例を製造するための製造方法の一例を説明するための工程断面 図である。
- 【図27】第13実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A位置での断面図、(D)は(B)の B-B位置での断面図である。
- 【図28】第13実施例を製造するための製造方法の一例の一部を説明するための工程断面図である。
- 【図 29 】 第 14 実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A $^{'}$ 位置での断面図、(D)は(B)の B B $^{'}$ 位置での断面図である。
- 【図30】第15実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。
- 【図31】第16実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。
- 【図32】第17実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A 位置での断面図、(D)は(B)の B-B 位置での断面図である。
- 【図33】第17実施例を製造するための製造方法の一例の一部を説明するための工程断面図である。
- 【図34】第18実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。
- 【図35】第19実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA A '位置での断面図、(D)は(B)のB B '位置での断面図である。
- 【図36】第20実施例を示す図であり、(A)はメモリセルの平面図、(B)は周辺回路トランジスタの平面図、(C)のA-A'位置での断面図、(D)は(B)のB-B'位置での断面図である。
- 【図37】分割抵抗回路と定電圧発生回路を備えた一実施例を示す回路図である。
- 【図38】分割抵抗回路と電圧検出回路を備えた一実施例を示す回路図である。
- 【図39】従来例としての1層ゲート型の不揮発性メモリを示す平面図である。
- 【図40】従来例としての2層ゲート型の不揮発性メモリを示す断面図である。
- 【図41】制御ゲートを備えていない不揮発性メモリを示す図であり、(A)は平面図、(B)は(A)のE—E、位置での断面図である。


【符号の説明】


[0235]

- 1 P基板(半導体基板)
- 2 Nウェル
- 3 フィールド酸化膜
- 5,7,9,19,21 N型拡散層


- 11,43 選択ゲート酸化膜
- 13,33,39,53,55,65 選択ゲート
- 15,45,57 メモリゲート酸化膜
- 17,35 浮遊ゲート
- 23,47,59 周辺回路ゲート酸化膜
- 25 周辺回路ゲート
- 49,51 シリコン酸化膜


【書類名】図面【図1】








【図2】












































2 1


2 1







【図30】














【図32】


























【图40】



【图41】





【書類名】要約書

【要約】

【課題】浮遊ゲートをもち制御ゲートを備えていないメモリトランジスタ及び選択トランジスタからなる不揮発性メモリセルと周辺回路トランジスタを備えた半導体装置において、メモリトランジスタの電荷保持特性を向上させる。

【解決手段】半導体基板2上メモリゲート酸化膜15とメモリゲート酸化膜15上に形成された浮遊ゲート17をもつメモリトランジスタと、半導体基板2上に形成された選択ゲート酸化膜11上に形成された選択ゲート13をもち、メモリトランジスタに直列に接続されている選択トランジスタを備えた不揮発性メモリセルと、半導体基板2上に形成された周辺回路ゲート酸化膜23と周辺回路ゲート酸化膜23上に形成された周辺回路ゲート25をもつ周辺回路トランジスタを備え、浮遊ゲート15のポリシリコン内の不純物濃度は周辺回路ゲート25のポリシリコン内の不純物濃度よりも薄くなっている。

【選択図】図1

【書類名】手続補正書【整理番号】200502431H

【提出日】 平成17年 4月12日

【あて先】

特許庁長官殿

【事件の表示】

【出願番号】

特願2005- 97472

【補正をする者】

【識別番号】 000006747

【氏名又は名称】 株式会社リコー

【代理人】

【識別番号】 100085464

【弁理士】

【氏名又は名称】 野口 繁雄

【手続補正1】

【補正対象書類名】 明細書【補正対象項目名】 0035【補正方法】 削除

【手続補正2】

【補正対象書類名】 明細書

【補正対象項目名】 0050

【補正方法】 変更

【補正の内容】

[0050]

図3は、第1実施例のメモリセルをマトリクス配置した場合の一例を示す回路図である。この回路構成は以下に説明する各実施例にも適用できる。

【手続補正3】

【補正対象書類名】 明細書

【補正対象項目名】 0063

【補正方法】 変更

【補正の内容】

[0063]

(2) ノンドープポリシリコン膜37上に、メモリトランジスタ及び選択トランジスタ領域の形成領域を覆い、周辺回路トランジスタの形成領域に開口部をもつHTO膜29を形成する。 <u>ノンドープポリシリコン膜37</u>上及びHTO膜29上にPSG(図示は省略)を堆積し、周辺回路トランジスタの形成領域のノンドープポリシリコン膜37にリンを熱拡散させてポリシリコン膜31を形成する(図6(B)参照。)。

【手続補正4】

【補正対象書類名】 明細書

【補正対象項目名】 0064

【補正方法】 変更

【補正の内容】

 $[0\ 0\ 6\ 4]$

(3) PSG及びHTO膜29を除去した後、写真製版技術及びエッチング技術により、 ノンドープポリシリコン膜37から、選択トランジスタ領域のフィールド酸化膜3上及び 選択ゲート酸化膜11上に選択ゲート33を形成し、メモリトランジスタ領域のフィール ド酸化膜3上及メモリゲート酸化膜15上に浮遊ゲート35を形成し、ポリシリコン膜3 1から、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜2 3上に周辺回路ゲート25を形成する(図6(C)参照。)。

【手続補正5】

【補正対象書類名】 明細書

【補正対象項目名】 0072

【補正方法】 変更

【補正の内容】

[0072]

(2)ポリシリコン膜27上に、メモリトランジスタの形成領域を覆い、周辺回路トランジスタ及び選択トランジスタ領域の形成領域に開口部をもつHTO<u>膜41</u>を形成する。ポリシリコン膜27上及びHTO<u>膜41</u>上にPSG(図示は省略)を堆積し、周辺回路トランジスタ及び選択トランジスタ領域の形成領域のポリシリコン膜27にリンを熱拡散させてポリシリコン膜31を形成する(図8(B)参照。)。

【手続補正6】

【補正対象書類名】 明細書

【補正対象項目名】 0073

【補正方法】 変更

【補正の内容】

[0073]

(3) PSG及びHTO膜41を除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜27から、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜15上に浮遊ゲート17を形成し、ポリシリコン膜31から、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜11上に選択ゲート39を形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜23上に周辺回路ゲート25を形成する(図8(C)参照。)。

ここで、PSG及びHTO膜29を除去した後、全面にHTO膜を形成し、写真製版技術及びエッチング技術によりHTO膜及びポリシリコン膜27,31をパターニングして、選択ゲート39上、浮遊ゲート17上及び周辺回路ゲート25上にHTO膜パターンを形成しておき、後工程でのBF2注入工程において選択ゲート39、浮遊ゲート17及び周辺回路ゲート25にBF2が注入されないようにしてもよい。

【手続補正7】

【補正対象書類名】 明細書

【補正対象項目名】 0075

【補正方法】 変更

【補正の内容】

[0075]

第3 実施例では、選択ゲート39の不純物濃度は周辺回路ゲート25と同じであるので、両ゲート25,39を同時に形成することができ、選択ゲート39、浮遊ゲート17及び周辺回路ゲート25をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

【手続補正》】

【補正対象書類名】 明細書

【補正対象項目名】 0080

【補正方法】 変更

【補正の内容】

[0808]

(1) 図<u>6</u>(A) を参照して説明した上記工程(1) と同じ工程により、P基板1にNウェル2、フィールド酸化膜3(図9を参照。)、ゲート酸化膜11,15,23及びノンドープポリシリコン膜37を形成する(図10(A)参照。)。

【手続補正9】

【補正対象書類名】 明細書

【補正対象項目名】 0082

【補正方法】 変更

【補正の内容】

[0082]

(3) PSG及びHTO膜41を除去した後、写真製版技術及びエッチング技術により、 ノンドープポリシリコン膜37から、メモリトランジスタ領域のフィールド酸化膜3上及 メモリゲート酸化膜15上に浮遊ゲート35を形成し、ポリシリコン膜31から、選択ト ランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜11上に選択ゲート39を 形成し、周辺回路トランジスタ領域のフィールド酸化膜3上及び周辺回路ゲート酸化膜2 3上に周辺回路ゲート25を形成する(図10(C)参照。)。

【手続補正10】

【補正対象書類名】 明細書

【補正対象項目名】 0084

【補正方法】 変更

【補正の内容】

[0084]

第4 実施例では、選択ゲート3 9 の不純物濃度は周辺回路ゲート2 5 と同じであるので、両ゲート2 5 , 3 9 を同時に形成することができ、選択ゲート3 9 、浮遊ゲート3 5 及び周辺回路ゲート2 5 をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。

【手続補正山】

【補正対象書類名】 明細書

【補正対象項目名】 0125

【補正方法】 変更

【補正の内容】

[0125]

(3) 写真製版技術及びエッチング技術により、ノンドープポリシリコン膜37から、選択トランジスタ領域のフィールド酸化膜3上及び選択ゲート酸化膜43上に選択ゲート33を形成し、メモリトランジスタ領域のフィールド酸化膜3上及メモリゲート酸化膜45上に浮遊ゲート35を形成する(図18(C)参照。)。

【手続補正12】

【補正対象書類名】 明細書

【補正対象項目名】 0182

【補正方法】 変更

【補正の内容】

[0182]

この実施例では、図5を参照して説明した上記第2実施例と<u>同様の効果</u>を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

【手続補正口】

【補正対象書類名】 明細書

【補正対象項目名】 0190

【補正方法】 変更

【補正の内容】

[0190]

この実施例では、図9を参照して説明した上記第4実施例と<u>同様の効果</u>を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

【手続補正14】

【補正対象書類名】 明細書

【補正対象項目名】 0203

【補正方法】 変更

【補正の内容】

[0203]

この実施例では、図5を参照して説明した上記第2実施例と<u>同様の効果</u>を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

【手続補正15】

【補正対象書類名】 明細書

【補正対象項目名】 0211

【補正方法】 変更

【補正の内容】

[0211]

この実施例では、図9を参照して説明した上記第4実施例と<u>同様の効果</u>を得ることができる。

さらに、メモリゲート酸化膜57の膜厚は周辺回路ゲート酸化膜59の膜厚よりも薄く 形成されているので、周辺回路ゲート酸化膜59の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。

【手続補正16】

【補正対象書類名】 明細書

【補正対象項目名】 0216

【補正方法】 変更

【補正の内容】

[0216]

分割抵抗 8 3 は R 0 により構成される。分割抵抗 8 1 は、直列に接続された複数の抵抗 値調整用抵抗素子 R 1, R 2, --R i -1, R i を備えている。抵抗値調整用抵抗素子 R 1, R 2, --R i -1, R i に対応してヒューズ用MOSトランジスタSW 1, SW 2, --SW i -1, SW i が並列に接続されている。

【手続補正17】

【補正対象書類名】 明細書

【補正対象項目名】 0217

【補正方法】 変更

【補正の内容】

[0217]

【手続補正18】

【補正対象書類名】 明細書

【補正対象項目名】 0220

【補正方法】 変更

【補正の内容】

[0220]

抵抗値調整用抵抗素子R1,R2, $\underline{\dots}$ Ri -1,Ri に対応してヒューズ用MOSトランジスタSW1,SW2, $\underline{\dots}$ SWi -1,SWi が並列に接続されている。ヒューズ用MOSトランジスタSW1,SW2, $\underline{\dots}$ SWi -1,SWi に読出し回路87が接続されている。読出し回路87に不揮発性メモリセル89が接続されている。

【手続補正19】

【補正対象書類名】 明細書

【補正対象項目名】 0223

【補正方法】 変更

【補正の内容】

[0223]

電圧検出回路91において、高電圧検出状態では発振防止用抵抗素子RHはオフ状態であり、入力端子93から入力される測定すべき端子の電圧が高く、分割抵抗81と分割抵抗83及び発振防止用抵抗素子RHにより分割された電圧が基準電圧Vrefよりも高いときは演算増幅器77の出力が論理値0を維持し、その出力はインバータ95により反転され論理値1にされて出力端子97から出力される。このとき演算増幅器77の反転入力端子に入力される分割電圧は、

 $\frac{\{(R\ 0) + (R\ H)\}}{\{(R\ 1) + (R\ 2) \cdots + (R\ i - 1) + (R\ i) + (R\ 0) + (R\ H)\}}{\{(R\ 1) + (R\ 2) \cdots + (R\ i - 1) + (R\ i) + (R\ 0) + (R\ H)\}}{\{(R\ 1) + (R\ 2) \cdots + (R\ i - 1) + (R\ i) + (R\ 0) + (R\ H)\}} \times (V sen_s)}$

である。

【手続補正20】

【補正対象書類名】 明細書

【補正対象項目名】 0226

【補正方法】 変更

【補正の内容】

[0226]

電圧検出回路91の低電圧検出状態における演算増幅器77の反転入力端子に入力される分割電圧は、

 $(R \ 0) / \{(R \ 1) + (R \ 2) + (R \ i - 1) + (R \ i) + (R \ 0)\} \times (V \ sens)$

である。電圧検出回路91を高電圧検出状態するための解除電圧は、低電圧検出状態における演算増幅器77の反転入力端子に入力される分割電圧が基準電圧Vrefよりも大きくなる入力電圧Vsensである。

【手続補正21】

【補正対象書類名】 明細書

【補正対象項目名】 0227

【補正方法】 変更

【補正の内容】

[0227]

図37及び図38に示した実施例において、読出し回路87、基準電圧発生回路75及び演算増幅器77を構成するMOSトランジスタ、並びに、ヒューズ用MOSトランジスタSW1,SW2,--SWi-Dび発振防止用ヒューズ用MOSトランジスタSWHとして、本発明の半導体装置を構成する周辺回路トランジスタが用いられる。ただし、上記のMOSトランジスタの全部に本発明の半導体装置を構成する周辺回路トランジスタが用いられている必要はない。

【手続補正22】

【補正対象書類名】 明細書

【補正対象項目名】 0228

【補正方法】 変更

【補正の内容】

[0228]

図37及び図38に示した実施例では、読出し回路87及び不揮発性メモリセル89の制御により、ヒューズ用MOShランジスタSW1,SW2, $\underline{\dots}SWi-1$,SWiのオンとオフを選択して、分割抵抗81の抵抗値を調整することができる。これにより、定電圧発生回路90の出力電圧及び電圧検出回路91の出力電圧について設定電圧を調整することができる。

【手続補正23】

【補正対象書類名】 明細書

【補正対象項目名】 0229

【補正方法】 変更

【補正の内容】

[0229]

従来の定電圧発生回路及び電圧検出回路では、ヒューズ用MOSトランジスタSW1,SW2, \dots SWi 、読出し回路87及び不揮発性メモリセル89に代えて、抵抗値調整用抵抗素子R1,R2, \dots Ri-1,Riごとにポリシリコン又は金属材料からなるヒューズが並列に接続され、ヒューズを切断することにより分割抵抗の抵抗値を調整していた。

【手続補正24】

【補正対象書類名】 明細書

【補正対象項目名】 0230

【補正方法】 変更

【補正の内容】

[0230]

図37及び図38に示した実施例では、読出し回路87及び不揮発性メモリセル89の制御により、ヒューズでは困難であった一度オフ状態にしたスイッチ(ヒューズ用MOSトランジスタSW1,SW2, \dots SWi-1,SWi)を再度オン状態にすることができるので、定電圧発生回路90の出力電圧及び電圧検出回路91の出力電圧について設定電圧の変更を自由に行なうことができる。

【手続補正25】

【補正対象書類名】 明細書

【補正対象項目名】 0231

【補正方法】 変更

【補正の内容】

[0231]

さらに、不揮発性メモリセル89への書込みによりヒューズ用MOSトランジスタSW1, SW2, \dots SWi-1, SWi のオン状態又はオフ状態を切り替えることができるので、半導体装置をバッケージに収容した後でも、定電圧発生回路90の出力電圧及び電圧検出回路91の出力電圧について設定電圧の調整及び変更を行なうことができる。

出願人履歴

000000674720020517 住所変更

東京都大田区中馬込1丁目3番6号株式会社リコー